Микропроцессорные системы
МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ОСНОВНОЙ (РАСЧЕТНОЙ) ЧАСТИ
жүктеу/скачать 0,68 Mb.
|
Методичка по курсовой работе
- Бұл бет үшін навигация:
- Синтез комбинационной схемы цифрового устройства
- 2.2 Формирование временных интервалов
| МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ОСНОВНОЙ (РАСЧЕТНОЙ) ЧАСТИ
5.1 Исходные данные В общем случае логические функции, определяющие алгоритм работы цифрового (логического) устройства, могут быть заданы: в виде таблицы истинности, в которой для всех возможных комбинаций n логических переменных xi (n = 2n) указывают значение самих функций в двоичном коде; в алгебраической форме в виде совершенной дизъюнктивной нормальной формы (СДНФ); в числовой (символической) форме в виде суммы соответствующих минтермов логической функции F = Σ(mj). В задании на курсовое проектирование исходные логические функции являются частично определенными, т.е. их значение однозначно определено в виде логических нуля либо единицы только для рабочих наборов логических переменных xi. Те наборы входных логических переменных xi, которые при работе цифрового устройства никогда не реализуются, т.е. являются запрещенными, называют безразличными наборами (БН) и в таблице истинности такие наборы условно обозначают звездочкой (*), а исходную форму задания функций дополняют суммой минтермов, соответствующих безразличным наборам, т.е. F =Σ(mj )+ΣБН(mk ). Учитывая, что информационные сигналы являются входными сигналами всего цифрового устройства, то безразличные наборы логических переменных необходимо учитывать при реализации обеих заданных функций. Пример таблицы истинности приведен на рисунке 4.1.
Рисунок 4.1 - Таблица истинности для функции F Важно уяснить, что минтермом логической функции называется произведение всех логических переменных любого набора, при этом логическая переменная входит в минтерм в прямом виде, если ее значение в наборе равно единице, а в инверсном - если значение равно нулю. В общем случае минтерм нумеруют десятичным числом, соответствующим двоичному коду, образованному значениями логических переменных данного набора F =Σ(0,1,4,7,9,10) +ΣБН(2,8) При переходе от табличного представления логической функции к алгебраической в виде СДНФ необходимо взять сумму минтермов тех наборов логических переменных, при которых значение функции равно единице (см.рис.4.1) Особо необходимо обратить внимание на то, что между представлением логической функции в виде таблицы истинности, СДНФ, числовой формой записи и единичными значениями клеток карты Карно существует однозначное соответствие. Автоколебательный генератор тактовых импульсов (ГТИ) формирует непрерывную последовательность прямоугольных импульсов с заданной частотой fГТИ и постоянным периодом (тактом) Т, при этом асинхронным двоичным суммирующим счетчиком такая последовательность преобразуется в серии импульсов с заданным коэффициентом счета Ксч, номер такта соответствует номеру периода в серии. На каждом такте серии импульсов выходные сигналы счетчика (его разрядов) остаются неизменными, что дает возможность сформировать с помощью вспомогательных комбинационных схем временные интервалы ТF1, ТF2, т.е. заданные такты функций F1 и F2, на которых выходной сигнал этих схем соответствует потенциальному уровню логической единицы. Интервалы TF1, TF2 сдвинуты во времени друг относительно друга, что обеспечивает с помощью выходных логических блоков разделение на выходе устройства сигналов функций F1, F2 во времени (рисунок 4.2). Структурная схема цифрового устройства Структурная схема устройства отображает принцип работы изделия в самом общем виде, при этом на схеме изображают все основные функциональные части изделия (элементы, устройства, функциональные группы), а также основные взаимосвязи между ними. Построение структурной схемы должно давать наглядное представление о последовательности взаимодействия функциональных частей изделия. Направление хода процессов, происходящих в устройствах, обозначают стрелками на линиях взаимосвязи. Функциональные части на схеме изображают в виде прямоугольников, при этом наименования, типы и обозначения функциональных частей вписывают внутрь прямоугольников. Поставленная в задании на выполнение курсового проекта цель схемной реализации цифрового устройства с временным разделением сигналов в общем случае может быть реализована согласно структурной схеме (рисунок 4.3) для четырех входных логических переменных х1-х4. Рисунок 4.3 - Цифровое устройство с временным разделением сигналов В приведенной структурной схеме цифрового устройства из произвольной комбинации входных информационных сигналов х]-х4 комбинационная схема (КС1) на логических элементах формирует в соответствии с заданным алгоритмом функционирования цифрового устройства потенциальные уровни сигналов, соответствующие значениям функций F1 и F2, при этом КС1 должна иметь минимальную сложность схемной реализации, быть выполненной с использованием минимального числа корпусов цифровых ИМС, обеспечить одновременное формирование сигналов функций F1, F2. Генератор тактовых импульсов (ГТИ), работающий в автоколебательном режиме, формирует на выходе непрерывную последовательность импульсов, период следования которых определяет длительность дискретного временного интервала, т.е. такта. Необходимость включения в структуру цифрового устройства формирователя коротких импульсов (ФИ) определяется как статическими, так и динамическими параметрами выходных импульсов ГТИ, которые должны быть совместимыми с дискретными сигналами всего цифрового устройства. Кроме того, такой формирователь коротких (счетных) импульсов также необходим при выполнении структуры двоичного счетчика на триггерах со статическим управлением либо с прямым динамическим входом. При построении структуры счетчика на триггерах с инверсным динамическим входом ФИ может быть исключен из структуры цифрового устройства. Нормализованные по параметрам импульсы с выхода ГТИ (либо с выхода ФИ) подают на синхровход асинхронного двоичного суммирующего счетчика, который преобразует непрерывную последовательность импульсов в серии тактов, при этом количество тактов в каждой серии равно заданному коэффициенту счета Ксч. Выходные потенциальные сигналы всех разрядов двоичного счетчика Q1-Q4 на каждом такте серии остаются неизменными, а их двоичный код соответствует десятичному номеру такта внутри серии. Четырехразрядный двоичный код, образуемый выходными сигналами Q1-Q4 двоичного счетчика, используют в качестве входных информационных сигналов комбинационных схем формирователей тактовых интервалов КС2 и КС3, при этом в пределах заданных тактов функций F1 и F2 выходные сигналы TF1, TF2 этих комбинационных схем соответствуют уровню логической единицы. На выходные логические устройства (ЛУ1, ЛУ2), выполняющие логическую операцию конъюнкции (логического умножения), подают потенциальные сигналы значений функций F1, F2 и соответствующие сигналы тактовых интервалов TF1 и TF2, при этом на выходах цифрового устройства А и В информационные сигналы будут соответствовать значениям функций F1, F2 только при единичном значении сигналов TF1, TF2, т.е. выходные сигналы цифрового устройства будут разделены во времени. Синтез комбинационной схемы цифрового устройства Основным этапом синтеза комбинационной схемы является минимизация заданных логических функций F1 и F2 с целью получения наиболее простого алгебраического выражения для каждой из них в виде минимальной дизъюнктивной нормальной формы (МДНФ) с последующей схемной реализацией минимальным числом логических элементов и, соответственно, минимальным количеством корпусов цифровых ИМС. В данном курсовом проекте минимизация каждой из функций должна быть выполнена как по единичным, так и по нулевым значениям этих функций. При числе входных логических переменных до 5-6 наиболее эффективным методом является минимизация логических функций с использованием карт Карно (карт минтермов). Число клеток карты Карно равно числу всех возможных комбинаций n логических переменных с прямыми либо инверсными значениями т.е. N = 2n, а каждая клетка карты Карно соответствует определенному минтерму (рисунок 4.4). На приведенном рис.4.4, в чертой обозначены те строки либо столбцы карты Карно, в минтермы которых соответствующая логическая переменная входит в прямом виде. При выполнении процедуры минимизации необходимо помнить определение «смежных» клеток карты Карно, под которыми понимают такие клетки, минтермы которых отличаются значением только одной логической переменной ( в одном минтерме она имеет прямое значение х, в другом инверсное x). Рисунок 4.4 - Карта Карно для функции четырех переменных Применение циклического кода нумерации клеток карты Карно приводит к тому, что «смежными» являются не только соседние клетки карты, но и крайние клетки каждой строки и каждого столбца. Минимизацию логических функций по их единичным значениям рекомендуется выполнять в такой последовательности: В соответствующие клетки карты Карно ставят единицы для минтермов определенных наборов логических переменных и звездочки (*) для минтермов безразличных наборов этих переменных. Минтермы обоих наборов переменных указаны в задании на курсовое проектирование. Определяются минимизирующие контуры, охватывающие клетки карты Карно с единичными значениями, при этом в каждый контур должно входить максимально возможное число 2к «смежных клеток» (к = 0,1,2,...); количество контуров должно быть минимальным и все они должны быть независимыми, т.е. отличаться значением хотя бы одного минтерма. Безразличные наборы логических переменных включаются в минимизирующий контур с присвоением ему единичного (нулевого) значения только в том случае, когда их использование позволяет упростить алгебраическое выражение минимизируемой функции. Минимизирующие контуры могут пересекаться; быть как замкнутыми, так и разомкнутыми, охватывая крайние клетки строк или столбцов, либо четыре угловые клетки карты Карно. Если минтерм не имеет смежных клеток, то контур минимизации охватывает только эту клетку (к = 0) и в алгебраическое выражение МДНФ логической функции импликанта включается в виде минтерма. На рисунке 4.5 приведен выбор минимизирующих контуров при минимизации логической функции F, заданной таблицей истинности (см.рис.4.1), по единичным и нулевым значениям функции. по единичным значениям функции F по нулевым значениям функции F Рисунок 4.5 - Выбор минимизирующих контуров на карте Карно С использованием закона склеивания логических переменных выполняется процедура считывания импликанты соответствующего минимизирующего контура, при этом из произведения всех логических переменных исключаются те переменные, которые в данном контуре изменяют свое значение. При наличии в минимизирующем контуре 2к «смежных» клеток из минтермов контура исключаются к логических переменных. Для логической функции F (см.рис.4.5), минимизированной по ее единичным значениям, МДНФ представляется алгебраическим выражением (4.2)
Оптимальный выбор минимизирующих контуров обеспечивает получение алгебраического выражения для заданной функции в виде суммы импликант всех контуров, причем функция представляется в минимальной ДНФ, т.е. ее дальнейшее упрощение невозможно. Минимизация логической функции по приведенному алгоритму может быть выполнена и по нулевым значениям этой функции, при этом получают инверсное значение исходной функции также в МДНФ (см.рис.4.5) (4.3)
Перед выполнением этапа схемной реализации логических функций необходимо выбрать серию интегральных микросхем, удовлетворяющих требованиям быстродействия, потребляемой мощности и имеющих наиболее широкий функциональный набор логических элементов, например, серию К155 (КР155) (приложение Г). При одновременном использовании логических элементов разных серий необходимо обратить внимание на совместимость их основных электрических и динамических параметров. В пояснительной записке курсового проекта рекомендуется приводить структурные схемы реализации логических функций без нумерации выводов цифровых микросхем, в том числе выводов, не несущих логической информации (выводы общей шины, источника питания и др.). Важно помнить то, что в данном курсовом проекте схемной реализации подлежат логические функции, алгебраические выражения которых представлены в прямом виде. При схемной реализации логических функций в элементном базисе И - НЕ необходимо предварительное преобразование алгебраического выражения с помощью законов инверсии (теорем де Моргана) к такому виду, в котором используется только конъюнкция и инверсия, при этом каждое элементарное произведение логических переменных (импликанта) рассматривается как некоторая эквивалентная логическая переменная. Для получения инверсных значений логических переменных и их функций целесообразно использовать специализированную цифровую микросхему в виде блока инверторов К155ЛН1. Например, логическая функция F, минимизированная по ее единичным значениям (4.2), для схемной реализации в указанном элементном базисе приводится к виду (4.4)
а структурная схема в соответствии с этим выражением приведена на рисунке 4.6,а.
Рисунок 4.6 - Структурные схемы реализации логической функции F1: а - в базисе И - НЕ, б - в базисе И - ИЛИ - НЕ После минимизации логических функций F1 и F2 по единичным и нулевым значениям этих функций, схемной реализации их в элементных базисах И - НЕ, И - ИЛИ - НЕ на последнем этапе синтеза комбинационной схемы формирователя функций на основании восьми структурных схем необходимо создать обобщенную оптимальную структуру комбинационной схемы, реализующую одновременно логические функции F1 и F2 и выполненную с максимальным использованием функциональных возможностей цифровых микросхем при минимальном числе их корпусов 2.2 Формирование временных интервалов жүктеу/скачать 0,68 Mb. Достарыңызбен бөлісу:
|