Оқулық «Білім беруді дамытудың федералдық институты»

8.6-сурет. Паралель АЦТ құрылымдық схемасы
Шығыстар 
саны 
2
N
 
-
1 
(N 
— 
кіріс 
тогының 
разрядтылығы).Разрядтар қанша болса – компараторлар мен D-
триггерлер сонша. Аналогты-цифрлық түрлендіргіштер нәтижесі, 
әдетте жадта сақтау құрылғысына жазылады, қате мән алу 
мүмкіндігі 
бар. 
Бұл 
мәселені, 
мысалы 
сұрыптау-сақтау 
құрылғысының (ССҚ) көмегімен шешуге болады. Параллель АЦТ 
кейбір интеграл микросхемалар (ИМС), мысалы МАХ100 сұрыптау 
уақыты шамамен 0,1 нс болатын жоғары жылдамдықты ССҚ-мен 
жабдықталады.
ССҚ-сыз АЦТ бірден код береді, ол да кіріс сигналды сұрыптау 
жасай алады. «1» триггер кірісіне түседі, егер оның кірісінде строб 
болса, «1» D-триггер кірісіне өтеді. Одан әрі сигнал нөлден 
максимумға дейін барлық триггерлерді пайдаланып өтеді. 
Шифратор триггер сигналының қосарланған кодының бірнеше 
разрядын құрады. Құрылым 
S
кірісіне тактілік стробтау сигналын 
беруге, сөйтіп кіріс сигналды стробтауға мүмкіндік жасайды.
Кейбір АЦТ-да (мысалы, МАХ1151) параллель аналогты-сандық 
түрлендіргіш кезінде мүмкін болар ақауды төмендету үшін 
екітактілі ағымды пайдаланады, онда алдымен компараторлар 
шығысының қалпы сақталады, содан кейін шығыс регистрінің 
синхрокірісіне белсенді фронтты беріп, артықшылықты шифратор 
қалпын құрған соң онда АЦТ шығыс сөзі жазылады.

Компараторларының бір мезгілдегі жұмысының арқасында 
параллель АЦТ ең жылдам болып табылады. Мысалы, МАХ104 
типті 8-разрядты түрлендіргіш 1,2 нс-тен аспайтын сигналдың өтуін 
тежеу уақыты кезінде секундына 1 млрд есеп алуға мүмкіндік 
береді. Бұл схеманың кемшілігі – жоғары күрделілігі.

жүктеу/скачать 5,96 Mb.

Достарыңызбен бөлісу: