1 есептік-сызба жұмысы. Verilog hdl тілінде логикалық теңдеуді орындау

Мақсаты: Cyclone II БЛИС-і үшін Verilog HDL тілін қолдана отырып логикалық теңдеу құрып білу.

1.1-сурет және 1.1-кестеге сәйкес логикалық схеманы өз нұсқаңыз

Сурет 1.1 – Логикалық схема

Кесте 1.1. Нұсқа

1.2 Ақиқат кестесін құру

Құрастырылған схема үшін ақиқат кестесін толтыру қажет (1.2-кесте).

Кесте 1.2. Ақиқат кестесі

Quartus бағдарламасында жоба құрып, Pin Planner үшін 3 кіріс және « шығыстың пиндерін толтыру қажет. Содан соң, Block Diagram (.bdf) форматындағы жаңа файл ашып, оны сақтап алу қажет. Сақтағаннан кейін Verilog HDL форматындағы файлды жаңадан ашу керек (сурет 1.2).

Сурет 1.2 – Verilog файлын жаңадан ашу

1.4 Бағдарлама кодын дайындау

Нұсқа бойынша құрылған логикалық схема үшін Verilog тілінде бағдарлама кодын жазу қажет. Қажетті операторлар 1.3-кестеде көрсетілген.

Кесте 1.3. Логикалық операторлар

Сонда 1.1-суреттегі сұлба Verilog тілінде келесі түрге келеді:

(A & B) & (B & C)

Толық программа коды 1.3-суретте көрсетілген.

Сурет 1.3 – Программа коды

Verilog файлында бағдарлама кодын жазып, оны сақтап алу керек. Содан соң, жаңа символ құру үшін, проект фалдарының тізімінде .v форматты файлға тінтуірдің оң батырмасын басып «Create Symbol Files for Current File» батырмасын басу керек (сурет 1.4).

Сурет 1.4 – Жаңа символ құру

Жаңа символ құрылғаннан кейін, оны .bdf файлдың ішіне қосуымыз қажет (сурет 1.5).

Сурет 1.5 – Символды қосу

Сурет 1.6 – Символдың кіріс-шығыстарын қосу

Енді, құрылған жобаның компиляцисяын жасап, ПЛИС зерттеу стендіне жүктеу қажет. Жүктегеннен кейін бағдарлама жұмысын стендте тексеріп, жаңа ақиқат кестесін толтыру қажет.

1.3.1 Жұмыс мақсаты.