Рис. 5.Реализация арбитра асинхронной шины в составе ПЛИС EPM7032S
Выводы Среда проектирования Quartus II корпорации Altera предоставляет возможность программирования и верификации ПЛИС в составе смешанной JTAG-цепочки из кристаллов различных производителей.
Сопряжение компьютера или рабочей станции с интерфейсом JTAG для программирования ПЛИС при помощи САПР Quartus II реализуется различными загрузочными кабелями. Самым простым решением является кабель ByteBlaster II для порта LPT, построенный на двух логических микросхемах и пассивных компонентах.
Для удобства программирования ПЛИС производства Altera целесообразно создавать конфигурационный проект, содержащий полное описание и настройку JTAG-цепочки, включая конфигурационные файлы и BSDL-файлы.
Литература
1-2013. IEEE Standard for Test Access Port and Boundary-Scan Architecture.
Руководство по разработке устройств, пригодных для тестирования и внутрисистемного программирования. JTAG Technologies. June 2
Altera Configuration Handbook (Complete Two-Volume Set). Altera Corporation. Dec. 2009.
Altera ByteBlaster Parallel Port Download Cable Data Sheet. Ver.2.01. Altera Corporation. Feb. 1998.
Altera ByteBlasterMV Download Cable User Guide. Ver.1.0. Altera Corporation. July 2004.
Altera ByteBlaster II Download Cable User Guide. Ver.1.4. Altera Corporation. July 2008.
Борисенко Н. В. Программирование ПЛИС фирмы Xilinx в составе смешанной JTAG-цепочки средствамиСАПР Xilinx ISE Design Suite 14.4 при помощи кабеля Parallel Download Cable III // Компоненты и технологии. 2013. №
Раздел BSDL Models by Product в меню Downloads — latticesemi.com
Раздел Device models в меню Download — xilinx.com
DS1232LP/LPS Low Power MicroMonitor Chip. Dallas Semiconductor.
Борисенко Н. В. Синтезируемая модель арбитра доступа к среде передачи данных // Компоненты и технологии. 2011. № 8.