Оқулық «Білім беруді дамыту федералдық институты»

445
17.12-
сурет
17.12, 
а
суретінде қос сатылы 
JK
-
триггерлердегі үш разрядты 
синхронды ығысу регистрінің схемасы келтірілген. 
R 
орнатушы 
кірістеріне (16.17
-
сурет, 
а
) алдын ала сигнал беріп, триггерлер 
Q
1
= 
Q
2
= 
Q
3
= 0 
күйіне орнатылады
. 
Регистр кірісіне, яғни 
ТТ
1 
триггерінің 
S 
орнатушы кірісіне
x
=
1 
логикалық сигналын беріп, 
оның күйін 
Q
1
= 1 
күйіне келтіреміз
(17.12-
сурет
, 
б
). 
Бұл ретте 
регистр күйі 
Q
1
Q
2
Q
3
= 100 
мәндерінің жиынтығымен анықталады
. 
Бірінші 
С
синхрондау импульсының әсерімен регистрдің күйі
Q
1
Q
2
Q
3
= 010 
күйіне, екінші синхрондау импульсының әсерімен 
Q
1
Q
2
Q
3
= 001 
күйіне және т.б. өзгереді. 
Ақпаратты 
параллель енгізу
кезінде екілік санның барлық 
разрядтарының әрқайсысы регистрдің сәйкес разрядының кірісіне 
бір уақытта беріледі. Мысалы, 17.12, 
а
суретінде штрих сызықпен 
көрсетілгендей. 
а
 

446
17.13-
сурет
Регистрлер екілік санның тізбектей кодын 
параллель кодқа, сондай
-
ақ керісінше, түрлендіру, 
регистрге енгізілетін және біраз уақыттан кейін 
одан шығарылатын екілік сан кодын сақтау 
(буферлеу), екілік сан ккодын бір разрядқа 
жылжыту, яғни оның мәнін 2
-
ге көбейту үшін 
қолданылады. 
Регистрлердің 
интегралдық 
схемалары 
мынадай кіріс және шығыс шықпаларынан тұрады 
(барлығы міндетті емес): 
1.
Кірістер: D
1
, D
2
— 
параллель коды беру 
үшін; 
DR
және
DL
— 
оңға және солға жылжыту 
үшін
; 
R
— 
барлық разрядтарды логикалық 0 күйіне орнату үшін; 
С
—
D
1
, 
D
2
, ... 
кірістері бойынша жазуға рұқсат ету үшін
; 
V
— 
жылжытуға рұқсат ету үшін
. 
2.
Шығыстар:
Q
1
, 
Q
2
, ..., — 
регистр ішіндегісін көрсету үшін
.
17.13-
суретте төрт разрядты әмбебап ығысу регистрінің 
интегралдық схемасының шартты белгісі келтірілген.

жүктеу/скачать 21,72 Mb.

Достарыңызбен бөлісу: