Вычислительные машины, системы и сети Элементная база ЭВМ

жүктеу/скачать 0,82 Mb.

бет	5/5
Дата	22.12.2021
өлшемі	0,82 Mb.
	#127507

1 2 3 4 5

Байланысты:
Элементная база ЭВМ

Комбинационные схемы
Схемы с памятью

Комбинационные схемы

1. Дешифраторы (ДШ - DC) — это комбинационные схемы с n входами и m = 2 n выходами.

Рисунок 2 - Структурная схема ДШ (а) и его обозначение на принципиальных электрических схемах (б)

Комбинационные схемы

ТАБЛИЦА ИСТИННОСТИ ДЕШИФРАТОРА

Входы			Выходы
x1	x2	x3	y0	y1	...	y5	...	y7
0	0	0	1	0		0		0
0	0	1	0	1		0		0
0	1	0	0	0		0		0
0	1	1	0	0		0		0
1	0	0	0	0		0		0
1	0	1	0	0		1		0
1	1	0	0	0		0		0
1	1	1	0	0		0		1

Комбинационные схемы

2. Шифратор (ШР - CD) решает задачу, обратную схемам ДШ, т. е. по номеру входного сигнала формирует однозначную комбинацию выходных сигналов.

Рисунок 3 - Структурная схема шифратора (а) и обозначение дешифратора на принципиальных электрических схемах (б)

Комбинационные схемы

ТАБЛИЦА ИСТИННОСТИ ШИФРАТОРА

Входы							Выходы
x1	x2	x3	x4	x5	x6	x7	y0	y1	y2
1	0	0	0	0	0	0	0	0	1
0	1	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	1	1
0	0	0	1	0	0	0	1	0	0
0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	1	1	1	1

Комбинационные схемы

3. Схемы сравнения, или компараторы, обычно строятся как поразрядные. Они широко используются и автономно, и в составе более сложных схем, например при построении сумматоров.

Рисунок 4 - Структурная схема (а) и обозначение компаратора на электрических схемах (б)

Комбинационные схемы

4. Комбинационный полусумматор. Принципы его построения и работы вытекают из правил сложения двоичных цифр. При сложении одноразрядных двоичных цифр можно выявить закономерности в построении и многоразрядных сумматоров.

Рисунок 5 - Структурная схема полусумматора и обозначение полусумматора

Схемы с памятью

Рисунок 6 - Обобщенная структура схемы с памятью

Более сложным преобразователем информации являются схемы с памятью. Наличие памяти в схеме позволяет запоминать промежуточные состояния обработки и учитывать их значения в дальнейших преобразованиях.

Схемы с памятью

Выходные сигналы Y=(y1,y2,...,ym) в схемах данного типа формируются не только по совокупности входных сигналов X=(x1,x2,...xn), но и по совокупности состояний схем памяти Q = (q1, q2,..., qk) - при этом различают текущий дискретный момент времени t и последующий (t+1)

Передача значения Q между моментами времени t и (t+1) осуществляется обычно с применением двухступенчатой памяти и синхронизирующих импульсов (СИ).

В качестве простейшего запоминающего элемента в ЭВМ используют триггеры.

Рисунок 7 - Схема асинхронного RS-триггера: а — схема; б — обозначение на принципиальных электрических схемах; в — временная диаграмма

Прописные буквы в названиях триггеров (здесь и далее) обозначают:

R (Reset — сброс) — вход установки триггера в нулевое состояние, q=0;
S (Set — установка) — вход установки триггера в единичное состояние, q=1;
Т (Toggle — релаксатор) — счетный вход триггера;
J (Jerk — внезапное включение) — вход установки JK-триггера в единичное состояние, q=1;
К (Kill — внезапное выключение) — q=0.

жүктеу/скачать 0,82 Mb.

Достарыңызбен бөлісу:

1 2 3 4 5