Лабораторная работа Исследование системы анализа рисков и проверки политики информационной безопасности предприятия


Модуляция ССК на подуровне PMD стандарта 802.11b



Pdf көрінісі
бет38/152
Дата12.10.2023
өлшемі7,35 Mb.
#185014
түріЛабораторная работа
1   ...   34   35   36   37   38   39   40   41   ...   152
Байланысты:
Зертханалық жұмыстар

Модуляция ССК на подуровне PMD стандарта 802.11b 
В стандарте IEEE 802.11b используются комплексные комплементарные 8-
чиповые последовательности, определенные на множестве комплексных элементов 
{1, –1, j, –j}. Элементы 8-чиповой CCK-последовательности могут принимать одно 
из следующих восьми значений: 1, –1, j, –j, 1+j, 1–j, –1+j, –1–j. Основное отличие 
CCK-последовательностей от рассмотренных ранее кодов Баркера заключается в 
том, что существует не строго заданная последовательность, посредством которой 
можно было кодировать либо логический нуль, либо единицу, а целый набор 
последовательностей. Использование CCK-кодов позволяет кодировать 8 бит на 
один символ при скорости 11 Мбит/с и 4 бит на символ при скорости 5,5 Мбит/с. 
Для того, чтобы передавать данные со скоростью 5,5 Мбит/с, нужно 
сгруппировать скремблированный поток битов в символы по 4 бита (b0, b1, b2 и 
bЗ). Последние два бита (b2 и bЗ) используются для определения 4 
последовательностей комплексных чипов, как показано в табл. 4.1, где {cl, с2, сЗ, 
с4, с5, с6, с7, с8} представляют чипы последовательности.
Таблица 4. Последовательность чипов CCK 
b2,b3 
C1 C2 C3 C4 C5 C6 C7 C8 
00 



-1 


-1 

01 
-J 
-1 
-j 

J

-j 

10 
-j 

-j 
-1 
-j



11 

-1 


-i 





110 
Теперь, имея последовательность чипов, определенную битами (b2, bЗ), 
можно использовать первые два бита (b0, b1) для определения поворота фазы, 
осуществляемого при модуляции по методу DQPSK, который будет применен к 
последовательности. 
Таблица 5. Поворот фазы при CCK модуляции 
00 0 градусов 
01 90 градусов 
11 180 градусов 
10 90 градусов 
Определенное битами вращение фазы применяется по отношению к 8 
комплексным чипам символа, затем осуществляется модуляция на подходящей 
несущей частоте.
Следует иметь ввиду, что речь идет об использовании DQPSK, а не QPSK, и 
поэтому представленные в таблице изменения фазы отсчитываются по отношению 
к предыдущему символу или, в случае первого символа PSDU, по отношению к 
последнему символу предыдущего DQPSK символа. 
Для того чтобы передавать данные на скорости 11 Мбит/с, скремблированная 
последовательность битов разбивается на группы по 8 бит. Последние 6 битов 
выбирают одну последовательность, состоящую из 8 комплексных чипов из числа 
64 возможных последовательностей, первые биты так же как и для скорости 5,5 
Мбит/с определяют изменение фазы символов.
Двоичное пакетное сверточное кодирование PBCC
 
Идея сверточного кодирования заключается в следующем. Входящая 
последовательность информационных бит преобразуется в специальном 
сверточном кодере таким образом, чтобы каждому входному биту соответствовало 
более одного выходного. То есть сверточный кодер добавляет определенную 


111 
избыточную информацию к исходной последовательности. Если, к примеру
каждому входному биту соответствует два выходных, то говорят о сверточном 
кодировании со скоростью r = 1/2. 
Любой сверточный кодер строится на основе нескольких последовательно 
связанных запоминающих ячеек и логических элементов, связывающих эти ячейки 
между собой. Количество запоминающих ячеек определяет количество возможных 
состояний кодера. Если, к примеру, в сверточном кодере используется шесть 
запоминающих ячеек, то в кодере хранится информация о шести предыдущих 
состояниях сигнала, а с учетом значения входящего бита получим, что в таком 
кодере используется семь бит входной последовательности. Такой сверточный 
кодер называется кодером на семь состояний (K = 7). 
Выходные биты, формируемые в сверточном кодере, определяются 
значениями входного бита и битами, хранимыми в запоминающих ячейках, то есть 
значение каждого формируемого выходного бита зависит не только от входящего 
информационного бита, но и от нескольких предыдущих битов. 
В технологии PBCC используются сверточные кодеры на семь состояний (K = 
7) со скоростью r=1/2. Главным достоинством сверточных кодеров является 
помехоустойчивость формируемой ими последовательности. Дело в том, что при 
избыточности кодирования даже в случае возникновения ошибок приема исходная 
последовательность бит может быть безошибочно восстановлена. Для 
восстановления исходной последовательности битов на стороне приемника 
применяется декодер Витерби. 
Дибит, формируемый в сверточном кодере, используется в дальнейшем в 
качестве передаваемого символа, но предварительно этот дибит подвергается 
фазовой модуляции. Причем в зависимости от скорости передачи возможна 
двоичная, квадратурная или даже восьмипозиционная фазовая модуляция. 
Метод пакетного сверточного кодирования опционально предусмотрен как 
альтернативный метод кодирования в протоколе 802.11b на скоростях передачи 5,5 
и 11 Мбит/с. Кроме того, именно данный режим кодирования лег в основу 


112 
протокола 802.11b+ — расширения протокола 802.11b. Собственно, протокола 
802.11b+ как такового официально не существует, однако данное расширение 
поддержано многими производителями беспроводных устройств. В протоколе 
802.11b+ предусматривается еще одна скорость передачи данных — 22 Мбит/с с 
использованием технологии PBCC. 
При скорости передачи 5,5 Мбит/с для модуляции дибита, формируемого 
сверточным кодером, используется двоичная фазовая модуляция, а при скорости 11 
Мбит/с — квадратурная фазовая модуляция. При этом для скорости 11 Мбит/с в 
каждом символе кодируется по одному входному биту и скорость передачи бит 
соответствует скорости передачи символов, а при скорости 5,5 Мбит/с скорость 
передачи битов равна половине скорости передачи символов (поскольку каждому 
входному биту в данном случае соответствует два выходных символа). Поэтому и 
для скорости 5,5 Мбит/с, и для скорости 11 Мбит/с символьная скорость составляет 
11×10
6
символов в секунду. 
Для скорости 22 Мбит/с по сравнению с уже рассмотренной нами схемой PBCC 
передача данных имеет две особенности. Прежде всего, используется 8-
позиционная фазовая модуляция (8-PSK), то есть фаза сигнала может принимать 
восемь различных значений, что позволяет в одном символе кодировать уже 3 бита. 
Кроме того, в схему кроме сверточного кодера добавлен пунктурный кодер 
(Puncture). Смысл такого решения довольно прост: избыточность сверточного 
кодера, равная 2 (на каждый входной бит приходится два выходных), достаточно 
высока и при определенных условиях помеховой обстановки является излишней, 
поэтому можно уменьшить избыточность, чтобы, к примеру, каждым двум 
входным битам соответствовало три выходных. 
Для этого можно, конечно, разработать соответствующий сверточный кодер, 
но лучше добавить в схему специальный пунктурный кодер, который будет просто 
уничтожать лишние биты. 
Допустим, что пунктурный кодер удаляет один бит из каждых четырех 
входных битов. Тогда каждым четырем входящим битам будет соответствовать три 


113 
выходящих. Скорость такого кодера составляет 4/3. 
Если же такой кодер используется в паре со сверточным кодером со 
скоростью 1/2, то общая скорость кодирования составит уже 2/3, то есть каждым 
двум входным битам будет соответствовать три выходных. 
Таблица 6. Соотношение между скоростями передачи и типом кодирования в 
стандарте 802.11b 
Скорость передачи, 
Мбит/с 
Метод 
кодирования 
Модуляция 
Скорость 
сверточного 
кодирования 
Символьная 
скорость, 
106 
символ/с 
Коли-
чество 
бит 
в 
одном 
символе 

(обязательно) Код Баркера DBPSK 




(обязательно) Код Баркера DQPSK 



5,5 
(обязательно) ССK 
DQPSK 

1,375 2 
(опционально) PBCC 
DBPSK 
1/2 
11 
0,5 
11 
(обязательно) ССK 
DQPSK 

1,375 8 
(опционально) PBCC 
DQPSK 
1/2 
11 



Достарыңызбен бөлісу:
1   ...   34   35   36   37   38   39   40   41   ...   152




©engime.org 2024
әкімшілігінің қараңыз

    Басты бет